电容电压不能突变，电流超前电压90度。
空气的介电常数是1，FR4玻璃板的介电常数是4-5，水 80，陶瓷 5000
贴片电阻阻值通常用3位数表示：前两位是数值，最后一位是数值后0的个数。101=100 pF。
误差值：D=0.5%， M=20%
容抗：1/2*pi*f*C
品质因数Q： 通常在1MHz的标准，ESR越小Q越高，电容越好。
理想电容器的阻抗是随着频率的升高而降低，实际电容器的阻抗频率特性是以电容的串联谐振点为基准。
当频率超过电容的谐振频率，电容工作在电感模式，失去电容的效果。
电容的等效频率由电路的等效电感和容值决定。封装越大，引线越长，则寄生电感越大，从而使得电容的高频率波特性变差。因此PCB板子上滤波电容的走线要尽量短。
如要衰减范围较宽的噪声，则可以使用多个容量不同的电容并联。这样可以使得在很宽的频率范围里都有较小的阻抗。
大电容滤除低频率噪声，小电容滤除高频率噪声。
旁路电容（bypass）是把输入信号中的高频分量去除
解耦电容（decoupling）是把输出信号的噪声去除
2013年3月20日星期三
2013年3月19日星期二
上拉电阻 下拉电阻 应用场合
我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极c跟发射极e之间相当于断开），所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。图三中那个1k的电阻即是上拉电阻。
如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1kω），如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，即5/(1+1000/r)伏。所以，如果要达到一定的电压的话，r就不能太小。如果r真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
如果我们将一个读数据用的输入端接在输出端，这样就是一个io口了（51的io口就是这样的结构，其中p0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于p0口来说，就是高阻态了。
对于漏极开路（od）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，oc就变成了od，原理分析是一样的。
另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起oc或者od来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的oc或od输出则不会有这样的情况，因为上拉电阻提供的电流比较小。如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门），这样可作为输入状态，avr单片机的一些io口就是这种结构。
上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！
上拉电阻
下拉电阻
既有上拉又有下拉
集电极开路输出的结构
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极c跟发射极e之间相当于断开），所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。图三中那个1k的电阻即是上拉电阻。
如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1kω），如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，即5/(1+1000/r)伏。所以，如果要达到一定的电压的话，r就不能太小。如果r真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
如果我们将一个读数据用的输入端接在输出端，这样就是一个io口了（51的io口就是这样的结构，其中p0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于p0口来说，就是高阻态了。
对于漏极开路（od）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，oc就变成了od，原理分析是一样的。
另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起oc或者od来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的oc或od输出则不会有这样的情况，因为上拉电阻提供的电流比较小。如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门），这样可作为输入状态，avr单片机的一些io口就是这种结构。
上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！
- 上拉是对器件注入电流，下拉是输出电流
- 弱强只是上拉电阻的阻值不同，没有什么严格区分
- 对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
上拉电阻 下拉电阻 既有上拉又有下拉电子工程师必备技能
在英国呆了一年半了，懵懵懂懂对于这边的电子产业也有了一定了解。在英国整体经济不景气的情况下，电子产业依然保持着较好的需求。
自己总结的技能需求：
1. 嵌入式
单片机：不用说了，行业必备。
DSP： 高级控制有需求，不必须。
ARM： 硬件工程师可以不比强求。
2.硬件设计
电路设计：基本的数电模电还是要弄熟悉。
电源：本来是自己的老本行，这里稍微复习一下吧。
控制和传感：也算是半路出家了。国内3院学习的控制和这边加上的传感，要弄好。
总线技术：看情况吧，会用就行。
EMC设计：至少要有大致概念。
3.EDA软件：
Labview： 有空要学习，接口必备。
Matlab：一直想学，一直没机会。
Altuim：要精通再精通。
FPGA：恐怕暂时学不会了。
其实只要会单片机，电路设计和Altuim，基本上40K的年薪就到手了。
加油，从嵌入式做起，从C语言做起。
自己总结的技能需求：
1. 嵌入式
单片机：不用说了，行业必备。
DSP： 高级控制有需求，不必须。
ARM： 硬件工程师可以不比强求。
2.硬件设计
电路设计：基本的数电模电还是要弄熟悉。
电源：本来是自己的老本行，这里稍微复习一下吧。
控制和传感：也算是半路出家了。国内3院学习的控制和这边加上的传感，要弄好。
总线技术：看情况吧，会用就行。
EMC设计：至少要有大致概念。
3.EDA软件：
Labview： 有空要学习，接口必备。
Matlab：一直想学，一直没机会。
Altuim：要精通再精通。
FPGA：恐怕暂时学不会了。
其实只要会单片机，电路设计和Altuim，基本上40K的年薪就到手了。
加油，从嵌入式做起，从C语言做起。
订阅：
评论 (Atom)